

## 16B) Klopné obvody

- pojem kombinační a sekvenční obvod
- klopný obvod RS
- klopný obvod D, T, JK
- popis činnosti a pravdivostní tabulky


**Kombinační logické obvody** - hodnota výstupní proměnné je jednoznačně určena kombinací vstupních proměnných (převodníky). Stavebními prvky jsou hradla (OR, AND, NOT).

**Sekvenční logické obvody** - hodnota výstupní proměnné závisí na hodnotách vstupních proměnných v daném časovém intervalu, ale i na hodnotě výstupní proměnné v intervalu předcházejícím (na sledu - sekvencích)

Základem sekvenčních obvodů jsou klopné obvody ze kterých se dále konstruují čítače, registry, paměťové obvody, atd.

**asynchronní** - reagují bezprostředně na vstupní signál, výstup je zpožděn pouze po dobu průchodu signálu


**synchronní** - změna stavu může nastat pouze v okamžiku daném synchronizačním (hodinovým) impulsem



### Klopný obvod R-S


nejjednodušší klopný obvod, realizovatelný ze dvou členů NAND nebo NOR.

Je-li  $R=1$   $S=1$  (reset a set najednou) jsou podle pravdivostní tabulky oba výstupy  $Q$  i  $\bar{Q}$  v logické 0. Při změně  $R=1$  a  $S=1$  na  $R=0$  a  $S=0$  nastane labilní situace, kdy oba členy se snaží vytvořit na výstupu logickou hodnotu 1. Není jednoznačně dáno do kterého stavu obvod přejde, obvod přejde do některého stavu náhodně. Proto je tento stav nepřipustný a označujeme jej jako zakázaný stav.




asynchronní

R	S	$Q_{n+1}$
0	0	$Q_n$
0	1	1
1	0	0
1	1	X




R - reset  
S - set



synchronní

### Klopný obvod D




$C = 1$

D	$Q_{n+1}$
0	0
1	1

KO typu D představuje KO typu RS s propojenými vstupy a invertorovaným výstupem. Tím je odstraněn zakázaný stav. Obvod se překlápí jen během hodinového impulsu, jinak je zavřený.

Obvod má pouze jeden vstup a výstup kopíruje hodnotu na vstupu a uchovává poslední hodnotu výstupu až do další změny vstupu.


Obvod má paměť o velikosti jednoho bitu a využívá se v paměťových registrech.

**Klopný obvod J-K**

$$C = 1$$

zdokonalený synchronní obvod RS, který nemá zakázaný stav vstupních proměnných a lze jej provozovat při logické hodnotě 1 na obou vstupech.

J	K	$Q_{n+1}$
0	0	$Q_n$
0	1	0
1	0	1
1	1	$\overline{Q_n}$

**Klopný obvod T**

$$C = 1$$

klopný obvod typu T získáme propojením vstupů J a K klopného obvodu typu JK. Společný vstup se označuje T.

T	$Q_{n+1}$
0	$Q_n$
1	$\overline{Q_n}$

Stav kdy  $T=1$  je stejný jako u JK, kdy  $J=K=1$ . Je-li stav na vstupu  $T=1$ , hodnota výstupu se mění na opačný při každém příchodu synchronizačního impulsu C.

Pokud je na vstupu  $T=0$ , tak obvod setrvává v původním stavu.

Obvod se používá v čítačích.

**Paměťové registry** - sekvenční logické obvody, umožňující vložení a uchování informace. Registr lze sestavit vhodným propojením několika klopných obvodů. Jejich počet určuje délku registru a současně počet bitů dvojkové informace, která má být registrem zaznamenána.

**Čítač** - sekvenční logický obvod, který čítá impulzy přivedené na jeho vstup, nebo dělí jejich frekvenci, skládá se z klopných obvodů JK nebo T.

Asynchronní čítač - výstup každého KO je přiveden na vstup následujícího. Překlápění klopného obvodu se uskutečňuje postupně s každým hodinovým impulzem, což při více klopných obvodech přináší nevýhodné zpoždění

Synchronní čítač - čítač překlápí všechny klopné obvody současně a je řízen hodinovými synchronizačními impulsy.